特許

J-GLOBAL ID：200903007263838262

不揮発性半導体メモリの短絡行をプレコンディショニングする方法及び回路

発明者： アミット・マーチャント ,  ニール・ミールケ ,  ミッキー・リー・ファンドリッチ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平5-116660
公開番号（公開出願番号）：特開平6-309892
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 メモリアレイの短絡行の中にあるメモリセルをプレコンディショニングし且つそのプレコンディショニングを検査する方法を提供する。【構成】 プレコンディショニングは、互いに短絡している2つのメモリセルにプレコンディショニングパルスを印加することによって始まる。その後、双方の短絡メモリセルのゲートに公称ゲート電圧レベルを印加することにより、2つの短絡セルの一方を読取る。同時に、短絡基準セルのゲートに公称ゲート電圧レベルより低い電圧レベルを印加することにより、短絡基準セルを読取る。アレイのセルと、短絡基準セルとに読取り電圧を印加している間に、2つの短絡アレイセルの一方の閾値電圧を短絡基準セルの閾値電圧と比較する。短絡基準セルは、プレコンディショニングのために通常要求されるレベルよりは低いが、短絡メモリセルの急速な過剰消去を阻止するのに十分である閾値電圧レベルを有する。フラッシュメモリセル内部における短絡セルのプレコンディショニングを検査する回路についても説明する。

請求項（抜粋）：

それぞれのメモリセルが閾値電圧を有する不揮発性半導体メモリアレイの短絡メモリアレイをプレコンディショニングする方法において、a)短絡メモリセルにプレコンディションパルスを印加する過程と;b)短絡メモリセルの閾値電圧を、正規のプレコンディション閾値電圧レベルより低い短絡基準閾値電圧レベルと比較する過程と;c)短絡メモリセルの閾値電圧レベルが短絡基準閾値電圧レベルより高くなるまで、過程a)及びb)を繰返す過程とから成る方法。

IPC (2件)：

G11C 16/06 ,  G11C 29/00 301

FI (2件)：

G11C 17/00 530 D ,  G11C 17/00 309 F