特許
J-GLOBAL ID:200903007282646099
高電圧パワートランジスタおよびその形成方法
発明者:
出願人/特許権者:
代理人 (1件):
浅村 皓 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-068136
公開番号(公開出願番号):特開平6-260652
出願日: 1993年03月26日
公開日(公表日): 1994年09月16日
要約:
【要約】【目的】 ソースおよび基板間を電気的に分離することが要求される応用に利用可能な高電圧パワートランジスタを提供する。【構成】 SOI・MOS技術とRESURF・LSMOS技術を結合することによって、オン抵抗が低く、かつソース分離型の高電圧パワートランジスタを構成する。
請求項(抜粋):
SOI(セミコンダクタ-オン-インシュレータ)構造のトランジスタ、および前記SOIトランジスタに接続されたバルク半導体のドレインドリフト領域からなる、高電圧パワートランジスタ。
FI (2件):
H01L 29/78 311 X
, H01L 29/78 301 X
引用特許:
審査官引用 (4件)
-
特許第5081473号
-
特開昭60-249356
-
特開平3-136376
前のページに戻る