特許
J-GLOBAL ID：200903007289578064
半導体記憶装置およびその動作方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-170600
公開番号（公開出願番号）：特開2001-351386
出願日： 2000年06月07日
公開日（公表日）： 2001年12月21日
要約：
【要約】【課題】いわゆるゲインセルの構成はそのままでビットコストを大幅に低減する。【解決手段】書き込みトランジスタQ1と、ゲートが書き込みトランジスタQ1のソースまたはドレインとなる第1不純物領域に接続し当該ゲートが記憶ノードSNとなる読み出しトランジスタQ2とを有した複数のメモリセルMCと、書き込みトランジスタQ1のゲートをワード方向に接続した書き込みワード線WWLと、両トランジスタQ1,Q2ソースまたはドレインとなる第2不純物領域をビット方向で接続したビット線BLと、記憶ノードSNと容量結合した読み出しワード線RWLとを有する半導体記憶装置の動作方法であって、書き込みワード線WWLの電圧とビット線BLの電圧とを制御し、複数のメモリセルMC内の複数の記憶ノードSNに、4値以上の電圧を書き込んで保持させる。
請求項（抜粋）：
書き込みトランジスタと、ゲートが上記書き込みトランジスタのソースまたはドレインとなる第1不純物領域に接続し当該ゲートが記憶ノードとなる読み出しトランジスタとを有した複数のメモリセルと、上記書き込みトランジスタのゲートをワード線方向に接続した書き込みワード線と、上記書き込みトランジスタおよび上記読み出しトランジスタのソースまたはドレインとなる第2不純物領域をビット線方向で接続したビット線と、上記記憶ノードと容量結合した読み出しワード線とを有する半導体記憶装置の動作方法であって、上記書き込みワード線の電圧と上記ビット線の電圧とを制御し、上記複数のメモリセル内の複数の記憶ノードに、4値以上の電圧を書き込んで保持させる半導体記憶装置の動作方法。
IPC (2件)：
FI (2件)：
G11C 11/34 381 A
, G11C 11/34 352 F
5B024AA07
, 5B024BA01
, 5B024CA07
, 5B024CA25
