特許
J-GLOBAL ID：200903007290102960
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-057675
公開番号（公開出願番号）：特開平5-259504
出願日： 1992年03月16日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】半導体チップ及び基板を高い位置精度で容易にフェースダウンボンディングする。【構成】半導体チップ1の電極面側に、位置合わせ専用の凸部4を設ける。また、実装回路基板側には、チップの凸部と対応した専用の凹部9を設ける。これらの凹凸部の嵌合により容易に位置合わせが完了する。【効果】(1) 合わせズレが3μmの位置合わせが実現できる。(2) 位置合わせの調整が容易で、多層積層状に高精度位置合わせ実装が可能である。(3) チップ電極パターンとチップ外形の位置ズレがあっても、基板パターンと位置精度よく組立可能である。
請求項（抜粋）：
半導体チップを回路基板に実装する半導体装置において、上記チップ及び基板にそれぞれ嵌合により位置合わせを行うための凹凸を備えたことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
