タイミング調整回路及びこのタイミング調整回路を用いた半導体集積回路のテスト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：田澤博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-261804
公開番号（公開出願番号）：特開2003-066112
出願日： 2001年08月30日
公開日（公表日）： 2003年03月05日
要約：

【要約】【課題】半導体集積回路の動作テストの際、信号タイミングに因して半導体集積回路が不良とされると、信号タイミングを調整して不良を救済することは困難であるという課題があった。【解決手段】タイミング制御信号に基づいて入力信号のタイミング調整を行って出力信号を出力するタイミング調整部と、出力信号のタイミングがタイミング情報として設定され、タイミング情報に基づいてタイミング設定信号を出力するプログラム回路と、タイミングテスト信号が与えられるとともに、タイミング設定信号が与えられ、タイミングテスト信号及びタイミング設定信号を選択的にタイミング制御信号として出力する制御回路とを備える。

請求項（抜粋）：

入力信号のタイミング調整を行って出力信号として出力するためのタイミング調整回路であって、タイミング制御信号に基づいて前記入力信号のタイミング調整を行って前記出力信号を出力するタイミング調整部と、前記出力信号のタイミングがタイミング情報として設定され、前記タイミング情報に基づいてタイミング設定信号を出力するプログラム回路と、タイミングテスト信号が与えられるとともに、前記タイミング設定信号が与えられ、前記タイミングテスト信号及び前記タイミング設定信号を選択的に前記タイミング制御信号として出力する制御回路とを備えたことを特徴とするタイミング調整回路。

IPC (4件)：

G01R 31/28 , H01L 21/66 , H03K 5/13 , H03K 19/00

FI (5件)：

H01L 21/66 F , H03K 5/13 , H03K 19/00 B , G01R 31/28 M , G01R 31/28 P

Fターム (29件)：

2G132AA08 , 2G132AB01 , 2G132AD07 , 2G132AG08 , 2G132AK07 , 2G132AL12 , 4M106AA01 , 4M106AA08 , 4M106AC01 , 4M106BA20 , 4M106CA70 , 5J001AA04 , 5J001BB00 , 5J001BB08 , 5J001BB09 , 5J001BB10 , 5J001BB12 , 5J001CC03 , 5J001DD04 , 5J056AA39 , 5J056BB60 , 5J056CC00 , 5J056CC05 , 5J056DD13 , 5J056DD27 , 5J056DD29 , 5J056DD60 , 5J056EE12 , 5J056FF08

前のページに戻る