特許
J-GLOBAL ID:200903007346629916
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
上柳 雅誉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-162548
公開番号(公開出願番号):特開2001-344999
出願日: 2000年05月31日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】 不揮発性メモリを有する個々の半導体装置において、必要なバーンイン試験項目を認識し、その項目を実行するために用いられる信号を自動的に設定する。【解決手段】 バーンイン試験の各項目を実行するために用いられる信号を発生する複数の試験回路11〜13と、不揮発性メモリの所定の領域からバーンイン試験のそれぞれの項目について試験を行うか否かの情報を読み出し、該情報に基づいてそれぞれの項目についてバーンイン試験を行うか否かを判断し、バーンイン試験を行うと判断した項目に対応する試験回路を動作可能にする制御手段20、40とを具備する。
請求項(抜粋):
不揮発性メモリを有する半導体装置であって、バーンイン試験の各項目を実行するために用いられる信号を発生する複数の試験回路と、前記不揮発性メモリの所定の領域からバーンイン試験のそれぞれの項目について試験を行うか否かの情報を読み出し、該情報に基づいてそれぞれの項目についてバーンイン試験を行うか否かを判断し、バーンイン試験を行うと判断した項目に対応する試験回路を動作可能にする制御手段と、を具備することを特徴とする半導体装置。
IPC (4件):
G11C 29/00 673
, G11C 17/00
, H01L 27/04
, H01L 21/822
FI (3件):
G11C 29/00 673 F
, G11C 17/00 D
, H01L 27/04 T
Fターム (13件):
5B003AB05
, 5B003AD00
, 5B003AD04
, 5B003AD08
, 5B003AE04
, 5F038DF05
, 5F038DT02
, 5F038DT07
, 5F038DT10
, 5F038EZ20
, 5L106AA07
, 5L106DD36
, 5L106GG05
前のページに戻る