特許

J-GLOBAL ID：200903007356200276

半導体装置及びその製造方法

発明者： 山田 豊
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-081934
公開番号（公開出願番号）：特開平7-297313
出願日： 1994年04月20日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】 本発明は下面にバンプを有するBGA(Ball Grid Array)型の半導体装置およびその製造方法に関し、基板本体内への水分の侵入を防止することを目的とする。【構成】 基板10は、その下面10aにバンプ1を有する。この基板10上に半導体素子3が搭載され、該バンプ1と電気的に接続される。上記基板10上に上記半導体素子3を封止する樹脂パッケージ部5が形成される。上記基板10の基板本体11の上面11cおよび下面11dにソルダレジスト膜12が被覆される。上記基板本体11の周側面11aが、上記バンプ1より高い融点を有するソルダレジスト12で被覆される。

請求項（抜粋）：

下面(10a、20a、30a、40a)にバンプ(1)を有する基板(10、20、30、40)と、この基板(10、20、30、40)上に搭載され、該バンプ(1)と電気的に接続された半導体素子(3)と、上記基板(10、20、30、40)上に形成され、上記半導体素子(3)を封止する樹脂パッケージ部(5)と、上記基板(10、20、30、40)の基板本体(11)の上面(11c)および下面(11d)を被覆するソルダレジスト膜(12、22、23)と、を備えた半導体装置において、上記基板本体(11)の周側面(11a)を上記バンプ(1)より高い融点を有する耐水部材(12、24、32、41)で被覆したことを特徴とする半導体装置。

IPC (4件)：

H01L 23/12 ,  H01L 23/28 ,  H01L 23/29 ,  H01L 23/31

FI (2件)：

H01L 23/12 L ,  H01L 23/30 B