半導体装置の製造方法および半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-069643
公開番号（公開出願番号）：特開2002-270849
出願日： 2001年03月13日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】デュアルゲート電極構造を有するCMIS回路のゲート電極の加工を容易にする。【解決手段】デュアルゲート電極構造を有するCMIS回路をSOI基板1に形成した。そして、そのCMIS回路を構成するnMISQnおよびpMISQpのゲート電極4A,4Bの厚さを、SOI基板1の半導体層1Cの厚さと同等または若干厚くした。

請求項（抜粋）：

絶縁層上に形成された半導体層上に、nチャネル型の電界効果トランジスタのn型のゲート電極およびpチャネル型の電界効果トランジスタのp型のゲート電極を形成するためのゲート電極形成膜を堆積する際に、前記ゲート電極形成膜の厚さが、前記半導体層と同等またはそれよりも厚くなるようにする工程を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/786 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331

FI (6件)：

H01L 27/08 331 E , H01L 29/78 617 J , H01L 27/08 321 C , H01L 27/08 321 D , H01L 29/78 613 A , H01L 29/78 617 M

Fターム (52件)：

5F048AB04 , 5F048AC03 , 5F048BA16 , 5F048BB01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BD04 , 5F048BE03 , 5F048BF06 , 5F048BG05 , 5F048DA23 , 5F110AA02 , 5F110AA16 , 5F110BB04 , 5F110BB06 , 5F110BB07 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE32 , 5F110EE45 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG25 , 5F110GG32 , 5F110GG52 , 5F110HJ01 , 5F110HJ04 , 5F110HJ06 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HK40 , 5F110HM15 , 5F110NN62 , 5F110NN66 , 5F110QQ11

前のページに戻る