特許
J-GLOBAL ID：200903007393642653
ディジタルPLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-041132
公開番号（公開出願番号）：特開平8-237117
出願日： 1995年03月01日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】 周波数偏差、デューティ変動、ジッタ等による位相変動をもつバーストデータの入力に対し、数ビットの短時間でクロックを抽出し、誤り無く識別リタイミングを行ったデータを出力すること。【構成】 N相クロック信号103-1〜103-Nにより時間方向に入力データをサンプリングするデータサンプリング回路3と、サンプリングデータ信号106-0〜106-Nからデータのエッジの位置と個数を検出するエッジ検出回路14と立下がりエッジ位置の平均を求める立下がりエッジカウンタ5と、立上がりエッジ位置の平均を求める立上がりエッジカウンタ6と、抽出クロックを選択するクロックセレクタ7と、データのエッジ情報からデータを識別し、サンプリングデータ106-1〜106-Nから選択すべきデータを判断し、抽出クロック105でリタイミングを行うデータ識別リタイミング回路18とにより構成されている。
請求項（抜粋）：
バースト状データ信号と周波数が同一で位相が順次360度/N(Nは2以上の整数)づつずれたN相クロックのうちどの相のクロックを抽出するかを示す抽出信号に応じてこれ等N相クロックを択一的に抽出するクロック抽出手段と、前記バースト状データ信号を前記N相クロックの各クロックによりサンプリングしてN個のサンプリングデータを生成するサンプリング手段と、前記抽出信号により示される抽出クロックを基準の第1相クロックとして以下順次第2相〜第N相クロックとし、これ等第1相〜第N相クロックに対応して前記N個のサンプリングデータを並べ代えて第1相〜第N相サンプリングデータとして出力する並べ代え手段と、これ等並べ代え後の第1相〜第N相サンプリングデータを抽出された前記基準の第1相クロックによりラッチするラッチ手段と、前記ラッチ手段の各相のラッチ出力の互いに隣り合う相同士のレベルにより、立下がりエッジが存在する相の位置を検出して立下がりエッジ位置情報を前記クロックの1周期毎に生成し、また立下がりエッジ及び立上がり個数を夫々検出して立下がり個数情報及び立上がり個数情報を前記1周期毎に生成するエッジ検出手段と、前記立下がりエッジ位置情報の過去から現在までの平均値を前記1周期毎に算出して前記抽出信号として出力する平均値算出手段と、前記並べ代え後の第1相〜第N相サンプリングデータ、前記立下がり個数情報及び立上がり個数情報を基に前記第1相〜第N相サンプリングデータを前記1周期毎に択一的に導出するデータ選択手段と、前記データ選択手段の選択出力を前記基準の第1相クロックによりリタイミングするリタイミング手段と、を含むことを特徴とするディジタルPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/06 J
, H04L 7/02 B
