特許

J-GLOBAL ID：200903007396243008

不揮発性半導体メモリ

発明者： 榎本 良成
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-122234
公開番号（公開出願番号）：特開平6-334194
出願日： 1993年05月25日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 紫外線消去方式と同様の簡単な構造の不揮発性半導体メモリを用いて、データの消去を電気的に且つ選択的に容易に行うことが可能の不揮発性半導体メモリを実現すること。【構成】 メモリセルはP型半導体基板1の表面にN+ 型のソース層2及びドレイン層3が形成され、これらに亘って第1のゲート絶縁膜4が形成されている。ゲート絶縁膜4上には浮遊ゲート電極5が設けられ、これはフィールド酸化膜12上に延在している。フィールド酸化膜12上の浮遊ゲート電極5の上には第2のゲート絶縁膜41を介して第1のコントロールゲート電極71と第2のコントロールゲート電極72が独立に形成されている。データ書込み時には容量結合部aを介してトンネル電流が流れ、浮遊ゲート電極5に電子が注入され、データ消去時には容量結合部bをトンネル電流が流れ、浮遊ゲート電極5に捕獲された電子が第1のコントロールゲート電極71へ放出される。

請求項（抜粋）：

第1導電型の半導体基板の主面側に形成された第2導電型のソース領域及びドレイン領域と、これらに亘って第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、該浮遊ゲート電極に対し第2のゲート絶縁膜を介して形成され、該浮遊ゲート電極の電位を制御可能の第1のコントロールゲート領域とを有する不揮発性半導体メモリであって、前記基板と前記浮遊ゲート電極の間の第1の静電容量と前記浮遊ゲート電極と第1のコントロールゲート領域の間の第2の静電容量との比を可変する容量比可変手段を有することを特徴とする不揮発性半導体メモリ。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434