特許
J-GLOBAL ID：200903007415094736
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-190778
公開番号（公開出願番号）：特開平6-037109
出願日： 1992年07月17日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 本発明は、半導体素子におけるトランジスタのゲート酸化膜が、自然酸化膜除去の際、エッチングされることを防止し、ゲート電極の耐圧特性を向上させるとともに、工程数も減らすことを目的とするものである。【構成】 本発明は、ゲート酸化膜3上に、N型ポリシリコン膜7を形成し、そのポリシリコン膜7にコンタクト孔4を形成して、その後、電極材9を形成するようにしたものである。
請求項（抜粋）：
(a)半導体基板上に、トランジスタのゲート絶縁膜となる膜を形成し、該絶縁膜上に導電膜を形成する工程、(b)前記導電膜及び前記絶縁膜の所定位置にコンタクト孔を形成する工程、(c)前記導電膜およびコンタクト孔下部の前記半導体基板表面に不純物を導入する工程、(d)前記トランジスタのゲート電極となる高融点金属を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/90
