特許

J-GLOBAL ID：200903007425778633

半導体装置の製造方法

発明者： 鮎川 あきつ ,  大西 茂夫
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-321602
公開番号（公開出願番号）：特開平5-160146
出願日： 1991年12月05日
公開日（公表日）： 1993年06月25日
要約：

【要約】【構成】 シリコン基板1上にゲート酸化膜2及びゲートポリシリコン膜3を形成後、CVD法により、シリコン酸化膜を堆積する。次に、RIE法及びHFウェットエッチング法により、シリコン基板1表面を露出させながら、サイドウォール4を形成する。次に、リンを10〜20KeVの加速エネルギーで必要ドーズ量をイオン注入し、600〜800°Cで1〜2時間熱処理を行って、ソース/ドレイン領域8を形成する。【効果】 結晶欠陥が減少し、リーク電流の低下がみられ、歩留りが向上する。

請求項（抜粋）：

半導体基板上にサイドウォールを備えたゲート部を形成し、ソース/ドレイン領域となる部分の半導体基板表面を露出させる工程と、該工程後、リンを所定の加速エネルギーでイオン注入し、所定の温度で熱処理を行い、浅い接合深さのソース/ドレイン領域を形成する工程とを有することを特徴とする、半導体装置の製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (2件)

• 特開昭54-044482
  
• 特開昭63-257231