特許
J-GLOBAL ID：200903007435537782
ヘテロ接合半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-037869
公開番号（公開出願番号）：特開平5-235016
出願日： 1992年02月25日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】高速バイポーラトランジスタに必要な薄いベース4を得ることができるヘテロ接合半導体装置およびその製造方法を提供する。【構成】シリコン基板2表面の第1開口部28aをシードとして3C-SiCのコレクタ12、エミッタ用シード(種)13を形成する。エッチングを行い開口部29を形成し、開口部29から、シリコン窒化膜14を形成する。エミッタ用シード13の上部のシリコン窒化膜14を取り除き、エミッタ用シード13を成長させ、3C-SiCのエミッタ3を形成する。シリコン酸化層でエミッタ3を覆うとともにエッチングを行い、第3開口部30を形成する。熱リン酸により、シリコン窒化膜14を完全に除去し第2開口部29を露出させる。第2開口部29をシードとして成長させ、P型Siのベース4を形成する。【効果】一旦ベース4形成のためのダミー膜を形成し、エミッタ3をSiCでダミー膜の上に形成し、ダミー膜を除去し、除去した部分にSiでベース4を形成することにより、ベース4の形成が高温プロセスにより後工程となる。
請求項（抜粋）：
半導体基板表面から、半導体基板の材質より禁制帯幅が広いかまたは同じである第1導電型の第1領域を単結晶成長させる第1の工程、前記第1領域の上にダミー膜を形成する第2の工程、前記ダミー膜の上に、前記半導体基板の材質より禁制帯幅が広く、かつ単結晶で構成された第1導電型の第3領域を形成する第3の工程、前記ダミー膜を除去する第4の工程、前記ダミー膜を除去した部分に、前記半導体基板の材質と禁制帯幅が同じで、かつ単結晶で構成された第2導電型の第2領域を形成する第5の工程、を備えたことを特徴とするヘテロ接合半導体装置の製造方法。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
