特許
J-GLOBAL ID：200903007453811638
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112195
公開番号（公開出願番号）：特開平6-302775
出願日： 1993年04月15日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】 所望の破壊電圧を有しており、プログラム状態において低容量で、かつ絶縁破壊後の配線抵抗を低減させることができるアンチヒューズ素子を備えた半導体装置を提供する。【構成】 半導体基板1上に絶縁膜11を介して配線6を形成する。この配線6は、第1の導電層61と第2の導電層62とに分離され、そこで断線している。第1及び第2の導電層を跨ぐように薄い絶縁膜7を形成し、さらに、薄い絶縁膜7の上に第1及び第2の導電層を跨ぐようにAl合金などのアンチヒューズ膜10を形成してアンチヒューズ素子を形成する。この部分をプログラムするには、薄い絶縁膜に破壊電圧を印加して薄い絶縁膜を破壊し、アンチヒューズ膜によって第1及び第2の導電層を電気的に接続する。
請求項（抜粋）：
主面上に配線が形成され、その活性領域に半導体素子が形成された半導体基板と、前記半導体基板上に形成された第1の導電層と、前記半導体基板上に形成され、前記第1の導電層とは離隔して配置されている第2の導電層と、前記第1及び第2の導電層を互いに絶縁する高抵抗層又は絶縁層と、前記第1及び第2の導電層に少なくとも一部は対向しており、これら導電層とはフローティング状態で互いに絶縁されているフローティング電極とを具備し、前記第1及び第2の導電層は、前記半導体基板の主面上に形成された配線の少なくとも一部を構成していることを特徴とする半導体装置。
IPC (2件)：
H01L 27/10 431
, H01L 21/82
