特許

J-GLOBAL ID：200903007454255038

半導体装置の製造方法

発明者： 加藤 祐一
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-219023
公開番号（公開出願番号）：特開平5-055160
出願日： 1991年08月29日
公開日（公表日）： 1993年03月05日
要約：

【要約】【構成】 第1多結晶シリコン膜3、層間絶縁膜4、第2多結晶シリコン膜5を形成後、イオン注入により第1および第2多結晶シリコン膜3,5のドーピングを一度に行う。その後、第1多結晶シリコン膜3、第2多結晶シリコン膜5をパターニング後、ソース,ドレインを形成しMOSトランジスタを形成する。【効果】 1回のイオン注入で、第1および第2の多結晶シリコン膜をドーピングし、あるいは更にソース,ドレインを形成しているので、従来に比べドーピング工程を減らし、プロセスを簡便化できるという効果がある。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1の多結晶シリコン膜を堆積する工程と、前記第1の多結晶シリコン膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に第2の多結晶シリコン膜を堆積する工程と、イオン注入法により前記第1および第2の多結晶シリコン膜に同時に不純物ドーピングする工程とから成る半導体装置の製造方法。

IPC (3件)：

H01L 21/265 ,  H01L 29/62 ,  H01L 29/784

FI (2件)：

H01L 21/265 G ,  H01L 29/78 301 G