特許

J-GLOBAL ID：200903007480377702

半導体記憶装置および選別試験方法

発明者： 五十嵐 公一 ,  中井 裕也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-308919
公開番号（公開出願番号）：特開平10-149698
出願日： 1996年11月20日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】 フリップフロップ型メモリセルを有するSRAMにおいては、書込み、読出しに関係なく常時メモリセル内の一対のドライバ用MOSFETのいずれかに電流が流れるため、各メモリセルに“0”を入れた状態でストレスを与える試験と“1”を入れた状態でストレスを与える試験とが必要なため通、常の半導体集積回路の2倍のバーンイン時間が必要であり、バーンイン時間の短縮が望まれていた。【解決手段】 SRAMメモリセルの接地側に通常使用状態ではオンしているスイッチとなるトラジスタを入れ、外部端子(ピン)からこのトラジスタを強制的にオフさせることができるように構成した。

請求項（抜粋）：

フリップフロップ型メモリセルの接地側にスイッチ素子を設け、該スイッチ素子を外部からの信号によってオフさせてメモリセルの電流を遮断した状態でメモリセルの2つのドライバ用トラジスタに同時に高電圧を印加するようにしたことを特徴とする半導体記憶装置の選別試験方法。

IPC (2件)：

G11C 29/00 671 ,  G11C 11/413

FI (2件)：

G11C 29/00 671 F ,  G11C 11/34 341 D