特許
J-GLOBAL ID:200903007485795677

MEMベースのコンピュータシステム、及びそれに用いるクロック生成発振器回路及びLCタンク装置

発明者:
出願人/特許権者:
代理人 (4件): 熊倉 禎男 ,  大塚 文昭 ,  今城 俊夫 ,  西島 孝喜
公報種別:公表公報
出願番号(国際出願番号):特願2003-572171
公開番号(公開出願番号):特表2005-518746
出願日: 2003年02月26日
公開日(公表日): 2005年06月23日
要約:
MEMSベースのコンピュータシステム、クロック発振回路、及び発振器回路、及びその中で用いるLCタンク装置が提供され、これは、CMOS両立性工程を用いて製造される。マイクロマシン加工されたインダクタ(L)及び一対のバラクタ(C)が、金属層によりシリコン基板上に作られて、高い線質係数のLCタンク装置を実現する。このマイクロマシン加工されたLCタンク装置は、同期集積回路のためのデジタルで同調可能な低位相ジッタ、及び低電力クロック、又は時間基準を実現するために、CMOSトランジスタ回路構成に組み込まれる。合成されたクロック信号は、デジタル回路により、数GHzから数MHzに下がるように分割することができ、これは、最新技術と比較すると、安定性が実質的に改善される体系的な手法である。進歩した回路設計技術は、ワット損を最小にし、トランジスタのフリッカ雑音のアップコンバージョンを緩和するのに用いられ、したがって、クロックの安定性が高められた。
請求項(抜粋):
外部部品を必要とすることなく、高度に安定したデジタル出力信号を生成するMEMベースのクロック発信回路であって、 基板と、 前記基板上に製造され、高QのMEMS LCタンク装置を含む、周期信号を生成するための発振器と、 さらに前記基板上に製造された、前記周期信号を高周波数のデジタル出力信号に変換するための第1回路構成と、 を備えることを特徴とする回路。
IPC (4件):
H03B5/12 ,  H03B5/02 ,  H03K12/00 ,  H03K21/00
FI (4件):
H03B5/12 B ,  H03B5/02 D ,  H03K12/00 ,  H03K21/00 J
Fターム (25件):
5J081AA02 ,  5J081AA19 ,  5J081CC30 ,  5J081CC43 ,  5J081CC44 ,  5J081DD11 ,  5J081DD21 ,  5J081DD29 ,  5J081EE02 ,  5J081EE03 ,  5J081FF09 ,  5J081FF12 ,  5J081FF18 ,  5J081FF26 ,  5J081GG04 ,  5J081GG08 ,  5J081JJ02 ,  5J081JJ03 ,  5J081KK02 ,  5J081KK07 ,  5J081KK22 ,  5J081LL04 ,  5J081LL05 ,  5J081MM01 ,  5J081MM07
引用特許:
審査官引用 (4件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2000-086774   出願人:松下電工株式会社
  • 電圧制御発振器
    公報種別:公開公報   出願番号:特願2001-018538   出願人:株式会社東芝
  • 表示コントローラ/ドライバIC
    公報種別:公開公報   出願番号:特願平9-228586   出願人:日本電気株式会社
全件表示
引用文献:
前のページに戻る