半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-261764
公開番号（公開出願番号）：特開平7-094721
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】 SOI構造のMOSトランジスタのチャネル領域と基板本体部とをコンタクトする開口をゲート電極に対し自己整合的に形成する。【構成】ゲート電極である多結晶Si膜22をマスクにしてSi基板11に酸素33を導入し、埋め込みSiO2 層35を形成する。また、多結晶Si膜22をマスクにしてSi基板11にヒ素36を導入し、ソース/ドレイン23を形成する。

請求項（抜粋）：

第1導電型の半導体基板上に第1の絶縁膜としてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極材料及び第2の絶縁膜を順次堆積する工程と、前記ゲート電極材料及び前記第2の絶縁膜をゲート電極パターンに加工する工程と、前記ゲート電極パターンをマスクにして前記半導体基板内に酸素を導入し、前記半導体基板の所定深さ位置に埋め込み酸化物層を形成する工程と、しかる後、前記ゲート電極パターンをマスクにして前記半導体基板内に第2導電型の不純物を導入し、前記半導体基板の表面近傍部分に第2導電型の不純物拡散層を形成する工程とを有することを特徴とする半導体装置の製造方法。

前のページに戻る