特許
J-GLOBAL ID:200903007528075711
静電損傷制限機構を有するフレキシブル回路
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
山崎 宏
, 大畠 康
, 大森 忠孝
公報種別:公表公報
出願番号(国際出願番号):特願2004-540039
公開番号(公開出願番号):特表2006-500782
出願日: 2003年08月29日
公開日(公表日): 2006年01月05日
要約:
静電放電制限機構を組み込んだフレキシブル回路(10)であって、その少なくとも1つの表面上に被覆された少なくとも1つの導電性トレース(30)を有するポリイミドまたは液晶ポリマーフィルムから選択された誘電体基板を含み、放電制限機構が、回路の非臨界領域(50)の少なくとも一部の上に選択的に適用された薄い導電性ポリマーコーティング(60)を備え、前記機構が、回路の表面抵抗率を約104オーム〜約108オームに低減し、約50V未満の摩擦帯電を有する、フレキシブル回路。
請求項(抜粋):
静電放電制限機構を組み込んだフレキシブル回路であって、前記回路が、その少なくとも1つの表面上に被覆された少なくとも1つの導電性トレースを有するポリイミドまたは液晶ポリマーフィルムからなる群から選択された誘電体基板を含み、前記放電制限機構が、前記回路の非臨界領域の少なくとも一部の上に選択的に適用された薄い導電性ポリマーコーティングを含み、前記機構が、前記回路の表面抵抗率を約104オーム〜約108オームに低減し、約50V未満の摩擦帯電を有する、フレキシブル回路。
IPC (2件):
FI (2件):
Fターム (17件):
5E314AA33
, 5E314AA41
, 5E314BB06
, 5E314BB11
, 5E314CC07
, 5E314DD06
, 5E314EE02
, 5E314FF06
, 5E314FF17
, 5E314GG03
, 5E338AA01
, 5E338AA02
, 5E338AA12
, 5E338AA16
, 5E338CC05
, 5E338CD23
, 5E338EE12
引用特許:
前のページに戻る