マスターレスシリアルバス占有制御方法および分散制御システム

発明者：
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-343861
公開番号（公開出願番号）：特開2000-172658
出願日： 1998年12月03日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】シリアルバスに接続された複数のPCに画一的にタイムスロットを割り当てると、全伝送周期がデータ量の多いPCに依存し、伝送効率が低い。【解決手段】システムの応答性や各PCのデータ量に基づいて、エンジニアリング・ツールから各PC1の送信タイミング決定装置27に、総タイムスロット数、割り当てタイムスロット番号、タイムスロット時間等のエデイション情報を設定する。MPU24は受信割込みを受けると、受信したデータフレームの送信元タイムスロット番号と自己タイムスロット番号を比較し、次が自己の順番であれば計時装置25のタイムスロットタイマーを起動して送信処理を行う。そのとき、自己割り当てのタイムスロット番号の連続数を管理し、連続番号の2番目以降の送信時間は前番号の送信処理の度にタイムスロットタイマーを起動し、タイムスロット時間に同期して決定する。各PCに割り当てられるタイムスロット数が送信データ量に応じて設定でき、シリアルバスの伝送効率を向上る。

請求項（抜粋）：

複数台の処理装置を共通バスに接続し、各処理装置がタイムスロット番号順にデータを送信し、他の処理装置で受信するマスタ-レスシリアルバス占有制御方法において、システム全体の伝送周期内に、各処理装置の1周期分のデータ量が全て送信できるように、前記伝送周期とタイムスロット数を定め、前記処理装置にその送信データの伝送量に応じて異なる1以上のタイムスロット番号を割り当て、前記処理装置が前記共通バスから受信した送信元タイムスロット番号から自己の送信タイミングを決定することを特徴とするマスタ-レスシリアルバス占有制御方法。

IPC (4件)：

G06F 15/177 676 , G06F 13/368 , G06F 15/173 , H04L 12/40

FI (4件)：

G06F 15/177 676 B , G06F 13/368 Z , G06F 15/173 A , H04L 11/00 320

Fターム (16件)：

5B045BB12 , 5B045BB28 , 5B045BB31 , 5B045BB52 , 5B045EE07 , 5B061BA01 , 5B061BB37 , 5B061GG13 , 5B061QQ03 , 5B061RR03 , 5B061RR06 , 5B061SS02 , 5K032BA08 , 5K032CA13 , 5K032CA14 , 5K032DB22

前のページに戻る