半導体集積回路装置、半導体集積回路装置におけるIDの書き込み方法及びIDの読み出し方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-333200
公開番号（公開出願番号）：特開2002-141468
出願日： 2000年10月31日
公開日（公表日）： 2002年05月17日
要約：

【要約】【課題】製造コストの増加やチップ占有面積の増大、製造工程の煩雑化を招くことなくIDを記憶するID記憶回路を備えた半導体集積回路装置を提供する。【解決手段】ID専用の第1乃至第4の端子A,B,C,Dを設け、第1,第2の端子間にMOSトランジスタQ11,Q12とメタルヒューズF11を接続し、第2,第3の端子間にメタルヒューズF21とMOSトランジスタQ21,Q22を接続する。第4の端子と上記各MOSトランジスタのゲート間にMOSトランジスタQ31を接続し、このMOSトランジスタのゲートにヒューズ線選択回路11から選択信号を供給してヒューズ線を選択することを特徴としている。ID専用のメモリを搭載することなくチップ固有のIDを記憶させることができ、ヒューズに電流を流して溶断するので、ヒューズブロー専用の装置を用いることなく、LSIテスタを使ってデータを書き込むことができる。

請求項（抜粋）：

IDの書き込み及び読み出しを行うための第1の端子と、各々の一端が上記第1の端子に接続された複数の第1のスイッチ回路と、IDの書き込み及び読み出しを行うための第2の端子と、上記複数のスイッチ回路の他端と上記第2の端子間にそれぞれ接続された複数の第1の電流溶断型ヒューズと、IDの書き込み及び読み出しを行うための第3の端子と、電流通路の一端が上記各第1のスイッチ回路の制御端子にそれぞれ接続され、電流通路の他端が上記第3の端子に接続された複数の第1MOSトランジスタと、上記複数の第1MOSトランジスタを選択する選択回路とを具備することを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G11C 11/401 , G11C 16/02

FI (3件)：

H01L 27/04 Z , G11C 11/34 371 D , G11C 17/00 601 E

Fターム (17件)：

5B025AD00 , 5B025AE00 , 5F038AV15 , 5F038BE07 , 5F038DF05 , 5F038EZ20 , 5M024AA51 , 5M024AA75 , 5M024AA90 , 5M024BB30 , 5M024BB33 , 5M024BB34 , 5M024DD20 , 5M024HH10 , 5M024KK33 , 5M024MM11 , 5M024QQ02

前のページに戻る