特許

J-GLOBAL ID：200903007548623677

低消費電力マイクロプロセッサ

発明者： 千葉 雅一 ,  大内 光郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-136698
公開番号（公開出願番号）：特開平9-319453
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】実行命令のデータ長が処理内容に準じてあらかじめ定められた実行中の命令のデータパスの幅の大きさに順じたレジスタおよび演算回路のみ動作させることにより、消費電力を低減する。【解決手段】制御信号生成器102は、命令デコーダ101より命令情報を入力し、各レジスタA111、B112およびC113と、演算回路B122およびC123とに動作を指令する制御信号を出力し、動作していない各レジスタおよび演算回路へはクロックの供給が停止されている。したがって、消費電力の低減が要求されている場合に、処理を行なうデータ長に応じて、動作すべきレジスタおよび演算回路のみを動作させることができ、無駄の動作をするデータパス部が生じることがなく、消費電力が低減できる。

請求項（抜粋）：

複数のビット長データ命令を扱うマイクロプロセッサにおいて、命令デコーダと、実行処理データの最小ビット長を1単位として分割されたデータ格納用のレジスタと、前記最小ビット長に等しい最小ビット長で複数単位に分割された演算回路と、前記レジスタおよび前記演算回路を接続するバスと、前記命令デコーダで生成された命令情報から処理対象となる前記レジスタおよび前記演算回路のデータビット長情報のみを抽出し、この抽出されたビット長情報から処理の対象となる前記レジスタおよび前記演算回路のみに選択的に供給するためのクロックを生成する制御信号生成手段とを備えることを特徴とする低消費電力マイクロプロセッサ。

IPC (3件)：

G06F 1/04 301 ,  G06F 9/38 370 ,  G06F 15/78 510

FI (3件)：

G06F 1/04 301 C ,  G06F 9/38 370 X ,  G06F 15/78 510 P