半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-122438
公開番号（公開出願番号）：特開平5-326863
出願日： 1992年05月15日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】異なる動作電圧を持つ半導体集積回路同士を相互に接続する際に、低電圧動作をしている半導体集積回路の3ステートバッファ回路および3ステート双方向バッファ回路のゲート破壊や高電圧電源から低電圧電源への電流の流入を防ぐ。【構成】N型MOSトランジスタN1のゲート酸化膜を内部回路6中のMOSトランジスタのゲート酸化膜より厚くする事により、耐圧をVDD2 以上に上げる。また、ダイオードDi を設けて、出力端子7がハイ・インピーダンス状態の時、バス8を経由して出力端子7に供給された外部のLSI2の高電圧VDD2 が非導通状態となっているP型MOSトランジスタP1を導通させてしまい、外部のLSI2の高位電源線4からLSI1の高位電源線3に向かって電流が流れてしまうことを防止する。

請求項（抜粋）：

MOS電界効果トランジスタを用いて構成された内部回路と、CMOSトランジスタ構成の3ステート出力バッファ回路およびCMOSトランジスタ構成の3ステート双方向バッファ回路の少なくとも一方を備えた半導体集積回路において、前記出力バッファ回路は、出力段のPチャンネルMOS電界効果トランジスタから出力端子への電流経路に、前記電流経路に対して逆方向となるように設けられたダイオードを有し、少なくとも出力段のNチャンネルMOS電界効果トランジスタのゲート酸化膜が、内部の回路を構成するMOS電界効果トランジスタのゲート酸化膜より厚く形成されており、前記双方向バッファ回路は、出力段のPチャンネルMOS電界効果トランジスタから出力端子への電流経路に、前記電流経路に対して逆方向となるように設けられたダイオードを有し、少なくとも出力段のNチャンネルMOS電界効果トランジスタ,入力段のPチャンネル型MOS電界効果トランジスタおよび入力段のNチャンネルMOS電界効果トランジスタのゲート酸化膜が、内部の回路を構成するMOS電界効果トランジスタのゲート酸化膜より厚く形成されていることを特徴とする半導体集積回路。

IPC (2件)：

H01L 27/092 , H03K 19/0175

FI (3件)：

H01L 27/08 321 D , H03K 19/00 101 J , H03K 19/00 101 M

引用特許：

審査官引用 (4件)

特開平2-288728
特開平3-196677
特開昭56-162861

全件表示

前のページに戻る