特許

J-GLOBAL ID：200903007587178095

不揮発性半導体記憶装置

発明者： 山縣 保司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-148575
公開番号（公開出願番号）：特開平5-326981
出願日： 1992年05月15日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 不揮発性半導体記憶装置の歩留り,消去動作の信頼性を向上させる。【構成】 メモリセルと同型の構造を有するトランジスタQ1と抵抗素子Rとを組合せてなる。トランジスタQ1の浮遊ゲート・基板間絶縁膜とメモリセルの浮遊ゲート・基板間絶縁膜とは同一工程で形成され、ほぼ等しい膜厚を有する。これにより、トランジスタの基板・浮遊ゲート間膜厚がばらついても、消去スピードの変動を接続点Aの電圧すなわち消去電圧を変化させることにより補正し、消去後のしきい値を安定させてオーバーイレーズや消去不足を防止する。

請求項（抜粋）：

消去制御回路を有し、消去動作時に、浮遊ゲートを有するメモリセルのソースに前記消去制御回路を切換回路を介して接続してなる不揮発性半導体記憶装置であって、前記消去制御回路は、少なくとも抵抗素子と、前記メモリセルと同型のリファレンス用トランジスタの2つの素子から構成され、前記抵抗素子は、一端が電源端子に、他方が第一の接続点に接続され、前記第一の接続点は、消去動作時に前記メモリセルのソースに接続され、前記リファレンス用トランジスタは、ドレイン電極が前記第一の接続点に、ゲート電極が定電圧源に、ソース電極がグランドに接続され、前記メモリセルの浮遊ゲート・基板間の絶縁膜と、前記リファレンス用トランジスタの浮遊ゲート・基板間の絶縁膜とは、同一工程で形成され、ほぼ等しい膜厚を有することを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434