特許

J-GLOBAL ID：200903007592547635

半導体集積回路

発明者： 伊藤 直樹
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-270538
公開番号（公開出願番号）：特開2001-094411
出願日： 1999年09月24日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】駆動信号源ノードの電位の変化に即応して出力段トランジスタを動作させ、プルダウン側のNMOSトランジスタがオンし始めるまでの時間とプルダウン側のNMOSトランジスタがオフし始めるまでの時間をほぼ等しくする。【解決手段】駆動信号を出力する駆動信号源11と、電源電位と出力端子BOUTとの間に接続されたプルアップ側のトランジスタMP4 および出力端子と接地電位との間に接続され、ゲートが駆動信号源の出力ノードnに接続されたプルダウン側のNMOSトランジスタMn5 を有する出力段回路12と、駆動信号源の出力信号と同相の駆動信号を生成してプルアップ側のトランジスタのゲートに入力する出力駆動制御回路13と、出力端子と駆動信号源の出力ノードとの間に接続された帰還用容量C1と、出力端子の出力電圧を検知し、駆動信号源の出力信号の振幅を制限する電位制限回路14とを具備する。

請求項（抜粋）：

“H”レベルと“L”レベルとの間で変化する駆動信号を出力する駆動信号源と、電源電位と出力端子との間に接続されたプルアップ側のトランジスタおよび前記出力端子と接地電位との間に接続され、ゲートが前記駆動信号源の出力ノードに接続されたプルダウン側のNMOSトランジスタを有する出力段回路と、前記駆動信号源の出力ノードに接続され、前記駆動信号源の出力信号と同相の駆動信号を生成して前記プルアップ側のトランジスタのゲートに入力する出力駆動制御回路と、前記出力端子と前記駆動信号源の出力ノードとの間に接続された帰還用容量と、前記出力端子の出力電圧を検知し、前記駆動信号源の出力信号の振幅を制限する電位制限回路とを具備することを特徴とする半導体集積回路。

IPC (4件)：

H03K 19/0175 ,  H03G 11/04 ,  H03K 19/0948 ,  H04L 25/02

FI (4件)：

H03G 11/04 ,  H04L 25/02 S ,  H03K 19/00 101 F ,  H03K 19/094 B

Fターム (21件)：

5J030CB03 ,  5J030CC02 ,  5J030CC06 ,  5J030CC08 ,  5J030CC11 ,  5J056AA04 ,  5J056BB21 ,  5J056CC00 ,  5J056CC01 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056EE07 ,  5J056FF09 ,  5J056GG09 ,  5J056KK03 ,  5K029AA03 ,  5K029DD04 ,  5K029DD13 ,  5K029GG07 ,  5K029LL06