特許

J-GLOBAL ID：200903007595805490

半導体集積回路装置

発明者： 廣瀬 晃作 ,  小林 勇 ,  西尾 洋二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-321345
公開番号（公開出願番号）：特開平7-153273
出願日： 1993年11月26日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】 簡単な構成によりメモリサイクルの短縮化を実現したスタティック型RAMを備えた半導体集積回路装置を提供する。【構成】 入力と出力とが互いに交差接続されてなる一対のインバータ回路からなる情報保持部に対して、相補関係にある入出力ノードと相補データ線との間に、書き込み動作のときには両方ともオン状態にされ、読み出し動作のときには一方のみがオン状態にされる一対のトランスファMOSFETを設けてなるメモリセルを用いてRAMを構成する。【効果】 書き込み動作のときには一対の相補データ線から入力される相補の書込み信号を用いることにより確実で高速書込みが可能となるとともに、読み出し動作のときには情報保持部が一方のトランスファゲートを介して一方のデータ線にしか接続されないから読み出し前のデータ線の電位による誤書込みを防止しつつ、読み出し信号を得ることができる。

請求項（抜粋）：

入力と出力とが互いに交差接続されてなる一対のインバータ回路からなる情報保持部と、上記情報保持部の相補関係にある一対の入出力ノードと相補データ線との間に設けられ、書き込み動作のときには両方ともオン状態にされ、読み出し動作のときには一方のみがオン状態にされる一対のトランスファMOSFETとを含むメモリセルがマトリックス配置されてなるメモリ回路を備えてなることを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 11/41 ,  G11C 11/412 ,  H01L 21/8244 ,  H01L 27/11

FI (3件)：

G11C 11/40 B ,  G11C 11/40 301 ,  H01L 27/10 381