特許

J-GLOBAL ID：200903007599287019

不揮発性半導体記憶装置及び素子

発明者： 渡部 行男
出願人/特許権者： 三菱化学株式会社
代理人 (1件)： 長谷川 曉司
公報種別：公開公報
出願番号（国際出願番号）：特願平7-336792
公開番号（公開出願番号）：特開平9-135009
出願日： 1995年12月25日
公開日（公表日）： 1997年05月20日
要約：

【要約】 (修正有)【課題】 集積化に適した不揮発性半導体記憶装置および素子を提供する。【解決手段】 ソース・ドレイン路が強誘電体からなるゲート絶縁膜を有する電界効果トランジスターのソース及びドレイン路と直列に接続されて直列電流回路を形成する互いのゲート電極が電気的に接続された1対のスイッチングトランジスタを備える複数のメモリーセルがマトリックス状に配列され、直列電気回路の一方の端部を共通接続する第1のビットライン群BL1-1、...、BL-nと、他方の端部を共通接続するソースライン群SL-1、...、SL-nと、電界効果トランジスターのゲート電極を共通接続するワードライン群WL-1、...、WL-mと、スイッチングトランジスタのゲート電極を共通接続する第2のビットライン群BL2-1、...、BL2-mからなる配線群と、アドレス信号で選択されたメモリーセルの行及び列に対応する各1本の配線を選択する配線選択手段16〜18を備える。

請求項（抜粋）：

強誘電体からなるゲート絶縁膜を有する電界効果トランジスターと、ソース・ドレイン路が前記電界効果トランジスターのソース及びドレイン路と相互に実質的に直列に接続されて直列電流回路を形成する互いのゲート電極が電気的に接続された1対のスイッチングトランジスタを備える複数のメモリーセルがマトリックス状に配列されたメモリーアレイを備える不揮発性半導体記憶装置において、前記直列電気回路の一方の端部を共通接続する第1のビットライン群、前記直列電気回路の他方の端部を共通接続するソースライン群、前記電界効果トランジスターのゲート電極を共通接続するワードライン群と、前記スイッチングトランジスタのゲート電極を共通接続するメモリーアレイの第2のビットライン群からなる配線群と、前記ワードライン群、第1、第2のビットライン群、及びソースライン群の夫々から、アドレス信号で選択された、メモリーセルの行及び列に対応する各1本の配線を選択する配線選択手段を備えることを特徴とする不揮発性半導体記憶装置。

IPC (8件)：

H01L 27/115 ,  G11C 11/22 ,  G11C 14/00 ,  G11C 16/02 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786

FI (6件)：

H01L 27/10 434 ,  G11C 11/22 ,  G11C 11/34 352 A ,  G11C 17/00 307 Z ,  H01L 29/78 371 ,  H01L 29/78 613 B