特許

J-GLOBAL ID：200903007601664968

電子ポテンショメータ用抵抗アレイを有する半導体装置及びその製造方法

発明者： 岩本 美宏 ,  久本 俊暢
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平8-085812
公開番号（公開出願番号）：特開平9-252088
出願日： 1996年03月14日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 電子ポテンショメータの抵抗の最大値及び抵抗値分解能の仕様がチップ毎に異なる製品をチップ全体のレイアウトデザインを共有化して抵抗アレイの占有面積を最小化した半導体装置及びその製造方法を提供する。【解決手段】 電子ポテンショメータ用抵抗アレイを半導体基板に構成するための抵抗素子として、ポリシリコン抵抗又は拡散抵抗を用い抵抗素子の寸法を変えることなく抵抗素子のシート抵抗をポテンショメータの抵抗値分解能に対応させて所定の抵抗値が得られるように制御した抵抗素子を用いる。又抵抗アレイ1を形成する際に不純物の不純物濃度及びイオン注入量を制御することにより、抵抗素子の寸法を変えること無く、抵抗素子のシート抵抗をポテンショメータの抵抗値分解能に対応させて所望の抵抗値が得られるよう制御する。この電子ポテンショメータは抵抗アレイ1、デコーダ2及び伝送ゲート3を持っている。

請求項（抜粋）：

半導体基板と、前記半導体基板に形成され、第1の端子、第2の端子及び第3の共通端子を備え、これら第1及び第2の端子間に同一抵抗値の抵抗素子を複数個直列接続した抵抗アレイ、前記半導体基板に形成され、それぞれ対応する1つの前記抵抗素子を有し、一端がこの対応する抵抗素子に接続され、他端が前記第3の共通端子に他の前記抵抗素子とともに共通接続された複数の伝送ゲート、および前記半導体基板に形成され、前記複数の伝送ゲートを各々オンオフ制御するための信号をデジタル入力データに対応してデコード生成するデコーダを有し、このデジタル入力データにより任意の伝送ゲートを選択することによって前記第1の端子又は第2の端子の一方と前記第3の共通端子間の抵抗値を一定の抵抗値分解能で可変する電子ポテンショメータとを備え、前記抵抗素子は、前記半導体基板に形成したポリシリコン抵抗もしくは拡散抵抗から構成され、この抵抗素子の寸法を変えないで前記抵抗素子のシート抵抗をポテンショメータの抵抗値分解能に対応させて所定の抵抗値に制御することを特徴とする電子ポテンショメータ用抵抗アレイを有する半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/04 R ,  H01L 27/04 P ,  H01L 27/08 321 M