特許

J-GLOBAL ID：200903007662024902

積層インダクタ

発明者： 井本 晃 ,  末永 弘 ,  生田 貴紀
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-267817
公開番号（公開出願番号）：特開平8-130117
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】 (修正有)【目的】浮遊容量成分を有効に抑えることができ、しかも小形・低背化が可能であな積層インダクタを提供する。【構成】複数の絶縁層が積層された積層体1内に、中央に磁路通過領域を有するコイルパターン2bを配置するとともに、前記コイルパターン2bの一端を隣接するコイルパターン2bの他端に接続して成る積層インダクタにおいて、前記隣接しあうコイルパターン2bの長手方向の軸が異なり、且つ互いのコイルパターン2bが実質的に対向していないように配置した。

請求項（抜粋）：

複数の絶縁層が積層された積層体の各絶縁層間に、1ターン以上の導体パターンを有するコイルパターンを配置するとともに、前記コイルパターンの一端を隣接する絶縁層間に配置するコイルパターンの他端に接続して成る積層インダクタにおいて、前記各絶縁層間に配置されたコイルパターンの導体パターンを、実質的に隣接する絶縁層間に配置されたコイルパターンの導体パターン間の間隔に位置するように配置したことを特徴とする積層インダクタ。