特許
J-GLOBAL ID：200903007725763360
プログラム可能論理装置
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 次生
公報種別：公開公報
出願番号（国際出願番号）：特願平8-315801
公開番号（公開出願番号）：特開平9-238069
出願日： 1996年11月27日
公開日（公表日）： 1997年09月09日
要約：
【要約】【課題】フィールド・プログラム可能なゲート・アレイを構成する時間を短縮させる方法および該方法を実施するために必要とされる物理空間を最小限にとどめる装置を提供する。【解決手段】複数のブロックの形態に構成される複数のプログラム可能論理素子を含むプログラム可能論理装置が提供される。各ブロックは、プログラム可能論理素子の複数のユニークなサブセットを含む。データ・バスがブロックの各々に延びる。各ブロックに対して独立したアドレス回路が備えられる。各ブロックのブロック・イネーブル線に接続されたセレクタ回路を使用して、ブロック・イネーブル線がオンの時、選択されたブロックのアドレス回路が多重チャネル直列データ・バスのチャネルの1つから複数のプログラム可能論理素子へデータを転送する。
請求項（抜粋）：
外部ソースから複数の直列構成データ・チャネルを受け取る少くとも1つの制御データ・ポートと、制御データ・ポートから転送される複数の構成データ・チャネルの経路を指定する制御バスと、複数のプログラム可能ブロックと、各プログラム可能ブロックの範囲内に位置し、構成データを受け取り記憶する複数の記憶装置と、各プログラム可能ブロックの範囲内に位置し、制御バスの1つのチャネルに接続し、かつアドレス線を介して記憶装置の各々に接続するアドレス回路と、を備えるプログラム可能論理装置。
IPC (2件)：
FI (2件)：
H03K 19/177
, G06F 7/00 E
