特許
J-GLOBAL ID：200903007743432045
液晶表示装置の駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-247881
公開番号（公開出願番号）：特開平6-118905
出願日： 1992年09月17日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】 本発明は、アクティブ・マトリクス型の液晶表示装置(LCD)における駆動回路の構成に関し、多階調表示に適応されるLCDの駆動回路においてデコード部の回路構成を簡素化し、ひいてはデータドライバのチップ面積の縮小化を図り、またLCDのコスト低減を実現することを目的とする。【構成】 デコーダ80を、画像データを複数組に分割して各々の部分的デコードを行う複数のデコーダD1 〜Dn に分割すると共に、セレクタ90を、該分割された複数のデコーダの各個に対応するように複数のセレクタS1 〜Sn に分割し、該分割された複数のセレクタを基準電源50と液晶パネル10の間で縦続接続するように構成する。
請求項（抜粋）：
複数の基準電圧(V1〜VM)を発生する基準電源(50)と各データライン(Xj)毎に対応して設けられたデコーダ(80)およびセレクタ(90)とを備え、前記デコーダによりディジタルの画像データをデコードして得られる結果に基づいて前記セレクタにより前記複数の基準電圧のいずれかを選択し、該選択した各基準電圧をそれぞれ対応するデータラインに画像データ電圧として供給することで液晶パネル(10)を駆動する液晶表示装置の駆動回路において、前記デコーダを前記画像データを複数組に分割して各々の部分的デコードを行う複数のデコーダ(D1 〜Dn)に分割すると共に、前記セレクタを該分割された複数のデコーダの各個に対応するように複数のセレクタ(S1 〜Sn)に分割し、該分割された複数のセレクタを前記基準電源と前記液晶パネルの間で縦続接続したことを特徴とする液晶表示装置の駆動回路。
IPC (4件)：
G09G 3/36
, G02F 1/133 550
, G02F 1/133 575
, G09G 3/20
