特許
J-GLOBAL ID：200903007744904560
横型パワーMOSFET
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-127833
公開番号（公開出願番号）：特開平8-321606
出願日： 1995年05月26日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 本発明は、耐圧を低下させることなく、より一層オン抵抗を低減することを目的とする。【構成】 ゲート電極10の下方で、隣り合う第2導電型ベース領域5の各間におけるドレイン領域となる第1導電型半導体基体領域4の第1主面側に高濃度第1導電型領域16を形成したことを特徴とする。
請求項（抜粋）：
ドレイン領域となる第1導電型の半導体基体領域の第1主面側にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極に設けられたソース開口部からの二重拡散により形成された第2導電型ベース領域及び該第2導電型ベース領域内に形成された高濃度第1導電型ソース領域と、前記ゲート電極に設けられたドレイン開口部から前記半導体基体領域に電気的に導通をとるために形成された高濃度第1導電型ドレイン領域と、前記半導体基体領域における前記第1主面側とは反対側の第2主面側に形成された低抵抗領域と、該低抵抗領域と前記高濃度第1導電型ドレイン領域とを低抵抗で導通させる導通領域とを備え、前記ゲート電極、前記高濃度第1導電型ソース領域に接続されたソース電極及び前記高濃度第1導電型ドレイン領域に接続されたドレイン電極の各電極が前記第1主面側に設けられた横型MOSFETの構造を有するセルが同一チップ上に複数個配置されるとともに、該複数個のセルの平面的な配置パターンは前記ソース開口部に対応するソースセル領域と前記ドレイン開口部に対応するドレインセル領域とが規則的に所定のピッチで配置されており、かつ1つのセルには中央部に配置された1つのドレインセル領域の周りに複数個のソースセル領域が2列以上設けられた構成を有する横型パワーMOSFETにおいて、隣り合う前記第2導電型ベース領域の各間における前記半導体基体領域の第1主面側に高濃度第1導電型領域を形成してなることを特徴とする横型パワーMOSFET。
FI (3件)：
H01L 29/78 301 W
, H01L 29/78 301 S
, H01L 29/78 301 X
