複数の共有メモリ管理装置

発明者：
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279448
公開番号（公開出願番号）：特開平5-120152
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】複数の共有メモリを有するマルチプロセッサシステムにおいて、待機側メモリを新規実装した際に、運用側と待機側の両メモリ内容を同一のものとするためにデータ転送を行うが、両メモリの内容が同一でなくなる従来の欠点を解決する。【構成】本発明は、待機側メモリ4を新規実装した際に動作し、運用側メモリ3の内部メモリ31の読出し準備完了と同時に、待機側メモリ4へデータ転送バス6を通じて書込み信号を送ることにより、運用側メモリから待機側メモリへのデータ転送を1バスサイクルで行う管理制御回路を運用側メモリ3に備えている。

請求項（抜粋）：

複数のプロセッサと、同一のデータを記憶している運用側及び複数の待機側の共通メモリが共通バスを介して接続された複数の共有メモリ管理装置において、運用側共通メモリが内部メモリと、新規実装された待機側共通メモリに前記内部メモリのデータAを転送するデータ転送バスと、前記新規実装された待機側共通メモリに前記データ転送バスを介して内部メモリのデータAを転送すると同時にいずれかのプロセッサにも共通バスを介して前記内部メモリのデータAを送出する管理制御回路とを有することを特徴とする複数の共有メモリ管理装置。

IPC (2件)：

G06F 12/16 310 , G06F 11/16 310

引用特許：

審査官引用 (3件)

特開昭57-018094
特開昭48-044065
特開昭60-222945

前のページに戻る