特許
J-GLOBAL ID：200903007774451609
位相変動回路
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-045634
公開番号（公開出願番号）：特開平7-254892
出願日： 1994年03月16日
公開日（公表日）： 1995年10月03日
要約：
【要約】【目的】 クロックに同期したデータの位相を変化させる位相変動回路であって、回路規模の小さい位相変動回路を提供することである。【構成】 メモリ1は、書き込み用クロック12に従って入力データ11の内容を順番に記憶し、記憶した順番通りに15へ出力する。出力のタイミングは読み出し用クロック14に従う。遅延回路2は、入力信号を一定時間遅延させて出力する。N個の遅延回路2は全く同じ遅延量S1 を持つ。選択回路3は、選択信号13で表される値に従って、N個の遅延クロック21〜(21+N)から1個を選択して読み出し用クロック14として出力する。読み出し用クロック14の位相を変化させることにより、15に出力するデータの位相を変化させる。
請求項（抜粋）：
入力データを受け、書き込み用クロックとしての第1の制御信号による出力タイミングにしたがって前記入力データの内容を順番に記憶するメモリと、前記第1の制御信号を所定時間遅延させて遅延信号を送出する互いに直列接続されたN個(Nは自然数)の遅延回路と、前記N個の遅延回路からそれぞれ送出されるN個の遅延信号を受け、読み出し用クロックとしての第2の制御信号を送出する選択回路とを備え、前記N個の遅延回路の内、第1番目の遅延回路は前記第1の信号を受けて第1番目の遅延信号を送出し、残りの第N番目の遅延回路(Nは2以上の自然数)はそれぞれ第N-1番目の遅延回路から送出される第N-1番目の遅延信号を受けて第N番目の遅延信号を送出し、前記選択回路は、前記N個の遅延信号の内いずれか一つの遅延信号を選択信号にしたがって選択し、その選択された遅延信号を前記第2の制御信号として送出し、前記メモリは記憶されたデータを前記第2の制御信号と同期させて記憶した順番どおりに出力することを特徴とする位相変動回路。
IPC (3件)：
H04L 7/00
, G06F 1/06
, H04L 13/08
