集積バッファ回路

発明者： ,
出願人/特許権者：
代理人 (1件)：富村潔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253823
公開番号（公開出願番号）：特開平6-209255
出願日： 1993年09月16日
公開日（公表日）： 1994年07月26日
要約：

【要約】【目的】入力信号上および供給電圧に対する導線上の擾乱に十分に無関係で、また供給電圧の変動にもできるだけ影響されない集積バッファ回路を得る。【構成】 2つの互いに直列に接続されたインバータI1、I2を備え、第1のインバータI1はCMOSインバータであり直列に接続された互いに逆のチャネル形式の少なくとも2つのトランジスタN1、D1を含み、その一方のトランジスタN1のソースを供給電位VSSと接続し、他方のトランジスタP1のソースを定電流源Iと接続し、両トランジスタN1、P1の間に第1のイネーブルトランジスタEN1を配置し、定流源Iと第1のインバータI1の一方のトランジスタP1とに並列に第2のイネーブルトランジスタEN2を配置し、イネーブルトランジスタEN1、EN2のゲートをバッファ回路のイネーブル入力端ENと接続し、第1のインバータI1の両トランジスタN1、P1のゲートをバッファ回路の入力端、第2のインバータI2の出力端をバッファ回路の出力端とする。

請求項（抜粋）：

第1のインバータ(I1)および少なくとも1つの定電流源(I)を有する集積バッファ回路において、第1のインバータ(I1)に直列に接続されている少なくとも1つの第2のインバータ(I2)を含んでおり、第1のインバータ(I1)の入力端に入力信号(IN)が与えられ、第2のインバータ(I2)からバッファ回路の出力信号(OUT)が取り出され、また両インバータ(I1、I2)の間に回路節点(1)が配置されており、第1のインバータ(I1)がCMOSインバータであり、また回路節点(1)を介して互いに直列に接続されている互いに逆のチャネル形式の少なくとも2つのトランジスタ(N1、P1)を含んでおり、第1のインバータ(I1)のトランジスタ(N1、P1)のゲートが第1のインバータ(I1)の入力端として電気的に互いに接続されており、第1のインバータ(I1)の一方のトランジスタ(N1)のソースが第1の供給電位(VSS)と接続されており、第1のインバータ(I1)の他方のトランジスタ(P1)のソースが定電流源(I)と接続されており、第1のイネーブルトランジスタ(EN1)が、その電流パスにより第1のインバータ(I1)の一方のトランジスタ(N1)のドレインと回路節点(1)との間に配置されており、第2のイネーブルトランジスタ(EN2)が、その電流パスにより定電流源(I)および第1のインバータ(I1)の他方のトランジスタ(P1)から形成される配置に並列に配置されており、イネーブルトランジスタ(EN1、EN2)のゲートがバッファ回路のイネーブル入力端(EN)と接続されていることを特徴とする集積バッファ回路。

IPC (3件)：

H03K 19/0185 , G06F 3/00 , H03K 3/353

引用特許：

審査官引用 (15件)

特開平2-207617
特開平4-134923
特開平1-097014

全件表示

前のページに戻る