特許

J-GLOBAL ID：200903007850099723

半導体集積回路装置における配線方法及び半導体集積回路装置

発明者： 牧野 英一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2008-109816
公開番号（公開出願番号）：特開2009-260158
出願日： 2008年04月21日
公開日（公表日）： 2009年11月05日
要約：

【課題】高速化を維持しつつ、レイアウトサイズを増大させることなしに配線間スキューを大幅に低減できる半導体集積回路装置の配線方法及び半導体集積回路装置を提供する。【解決手段】半導体集積回路装置において、第1コンポーネントと第2コンポーネントとを接続する信号線は、電気的に直列に接続された第1、第2、第3及び第4の部分を有する複数の第1の配線と、電気的に接続された第5及び第6の部分を有する複数の第2の配線とが交互に配置されて形成され、第2の部分の抵抗率は第1の抵抗率であり、第1、第3、第4、第5及び第6の部分の抵抗率は第1の抵抗率より低い第2または第3の抵抗率であって、且つ、第2の部分の抵抗値は複数の第1の配線ごとに異なり、複数の第1の配線は、配線長の和が小さい順に所定の位置から奇数番目に配置され、複数の第2の配線は、配線長の和が大きい順に前記所定の位置から偶数番目に配置される。【選択図】図2

請求項（抜粋）：

第1コンポーネントと、 第2コンポーネントと、 前記第1コンポーネントと前記第2コンポーネントとを接続する信号線とを備え、 前記信号線は、それぞれが電気的に直列に接続された第1、第2、第3及び第4の部分を有する複数の第1の配線を有し、 前記第2の部分の抵抗率は第1の抵抗率であり、前記第1、第3及び第4の部分の抵抗率は前記第1の抵抗率より低い第2または第3の抵抗率であって、且つ、前記第2の部分の抵抗値は前記複数の第1の配線ごとに異なり、 前記複数の第1の配線は、それぞれ、前記第1の部分と前記第2の部分とが第1コンタクトで接続され、前記第2の部分と前記第3の部分とが第2コンタクトで接続され、前記第3の部分と前記第4の部分とが第3コンタクトで接続されることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/320 ,  H01L 23/52

FI (4件)：

H01L21/82 W ,  H01L27/04 D ,  H01L21/88 Z ,  H01L21/88 M

Fターム (41件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033JJ19 ,  5F033KK04 ,  5F033QQ08 ,  5F033QQ11 ,  5F033UU04 ,  5F033VV16 ,  5F033XX00 ,  5F033XX27 ,  5F038AR19 ,  5F038CD07 ,  5F038CD09 ,  5F038CD12 ,  5F038CD13 ,  5F038CD18 ,  5F038DF05 ,  5F038EZ09 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F064BB12 ,  5F064BB15 ,  5F064BB23 ,  5F064BB27 ,  5F064BB28 ,  5F064EE08 ,  5F064EE09 ,  5F064EE17 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE32 ,  5F064EE33 ,  5F064EE36 ,  5F064EE42 ,  5F064EE43 ,  5F064EE47 ,  5F064GG03 ,  5F064HH06

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-068249   出願人：日本電気株式会社