特許
J-GLOBAL ID：200903007908426738
不揮発性半導体記憶装置、その消去法及び製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-325787
公開番号（公開出願番号）：特開平7-161853
出願日： 1993年12月01日
公開日（公表日）： 1995年06月23日
要約：
【要約】【目的】簡素なセル構造で、書込/消去の低電圧化が容易なフラッシュEEPROMを実現する。また、消去シーケンスを大幅に簡略化し、消去時間を短縮する。【構成】ソース、ドレインに隣接するようにp+領域を設け、ソース・ドレインは対称な構造とされる。消去は、ソースに高電圧を印加し、ソース-基板間にアバランシェ降伏を生ぜしめ、発生するホットキャリアを浮遊ゲートに注入することで行う。消去後メモリセルしきい値は初期状態によらず一定値に収束し、その収束値は制御ゲートに適切な電圧を加えておくことにより所望の値に制御でき、消去シーケンスは全ビット消去と1回のベリファイのみでよい。
請求項（抜粋）：
一導電型半導体基板の主表面に互いに離間して形成されたソース及びドレインとなる前記半導体基板と逆の導電型の第1不純物拡散層間を第1ゲート絶縁膜で覆うとともに、前記第1ゲート絶縁膜上に第1ゲート電極と第2ゲート絶縁膜と第2ゲート電極とを順次積層してなり、少なくとも前記ドレイン及びソースとなる第1不純物拡散層領域の前記第1ゲート絶縁膜で覆われた側部に、前記半導体基板と同一導電型で且つ前記半導体基板よりも不純物濃度が高い第2不純物拡散層領域を隣接して形成したことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, G11C 16/06
, H01L 27/115
H01L 29/78 371
, G11C 17/00 530 D
, H01L 27/10 434
