特許
J-GLOBAL ID：200903007917741492
電源装置、発光装置及び画像表示装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
本田 崇
公報種別：公開公報
出願番号（国際出願番号）：特願平8-317473
公開番号（公開出願番号）：特開平10-163838
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 スイッチング損失とスイッチングノイズの両方を低減する。【解決手段】 スイッチングパルスがゲート抵抗R1を介してFET(Q)のゲートGに印加されると、ゲート-ソース間電圧VGSは、閾値Vthまで立ち上がる初期期間では、スピードアップコンデンサC1と抵抗R2により決まる時定数によりスピードアップコンデンサC1の動作が制限されてゲート-ソース間電圧VGSの立ち上がり 1が小さくなると共に、ゲート抵抗R1とコンデンサC2により決まる時定数に従って上昇する。ゲート-ソース間電圧VGSが閾値Vthに到達してFET(Q)がオンになると、スピードアップコンデンサC1が動作してゲート-ソース間電圧VGSが急速に立ち上がる。
請求項（抜粋）：
パワーMOS-FETをスイッチングする電源装置であって、前記FETのゲートに直列に接続された第1の抵抗と;前記第1の抵抗に対して並列に接続された第1のコンデンサ及び第2の抵抗の直列回路と;前記FETのゲート-ソース間に接続された第1のダイオード及び第2のコンデンサを有し、第2のコンデンサの充電電流経路をゲートよりソース方向に制限することを特徴とする電源装置。
IPC (4件)：
H03K 17/16
, H02M 3/155
, H03K 17/687
, H05B 41/24
H03K 17/16 H
, H02M 3/155 S
, H05B 41/24 F
, H03K 17/687 A
