特許

J-GLOBAL ID：200903007925239291

位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム

発明者： 丸谷 正純 ,  山本 拓司 ,  桑田 直樹 ,  山下 勝也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺
公報種別：再公表公報
出願番号（国際出願番号）：JP1999006803
公開番号（公開出願番号）：WO2001-041351
出願日： 1999年12月03日
公開日（公表日）： 2001年06月07日
要約：

【要約】本発明にかかるPLL回路は、電圧制御発振器の出力が所定の周波数および位相となるように、入力信号の変化点密度に応じて位相比較器の出力を調整する。このため、PLL回路は、タイミングクロックの位相を0から外れて設定されたとしても、変化点密度にかかわらず出力を設定された位相に維持することができる。そして、このようなPLL回路を光通信装置および光通信システムに用いることにより、識別点をほぼ一定に維持することができるから、誤り率を向上することができる。

請求項（抜粋）：

入力信号の変化点密度を検出する変化点密度検出手段と、 電圧制御発振器の出力が所定の周波数および位相となるように、該変化点密度検出手段で検出された変化点密度に応じて位相比較器の出力を調整する調整手段とを備えること を特徴とする位相同期ループ回路。

IPC (4件)：

H03L 7/085 ,  H03L 7/093 ,  H04B 10/00 ,  H04L 7/033

FI (4件)：

H03L 7/08 A ,  H04L 7/02 B ,  H03L 7/08 E ,  H04B 9/00 B