特許
J-GLOBAL ID：200903007947227122
並列演算機構及び並列演算方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-270688
公開番号（公開出願番号）：特開平5-108586
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】並列演算機構の性能向上のため、プロセッサ間のデータ伝送路構造に柔軟性を付与する。【構成】同期制御部4は並列・パイプライン処理を行なう複数プロセッサエレメント(PE)PE5に対し、処理開始のタイミング制御を行なう。該処理開始タイミングは本並列演算機構の内部処理状態から求められる場合と、外部同期信号線10により外部同期による場合がある。バススイッチ網6は、該複数PE5の接続形態を任意に実現し、所望の並列・パイプライン処理構造を実現する。接続制御部7は処理対象のアルゴリズムに対応して決定されたPE群の接続形態を実現するようにバススイッチ網6の内部接続状況を制御する。
請求項（抜粋）：
複数のプロセッサからなるプロセッサ群と、該プロセッサ群の処理を管理する管理プロセッサと、該プロセッサ間を相互接続する交替バッファメモリとを有し、該プロセッサ群と該交替バッファメモリのアドレスバスおよびデータバスをバススイッチ網を介して接続することを特徴とする並列演算機構。
IPC (4件)：
G06F 15/16 400
, G06F 9/38 370
, G06F 15/16 310
, G06F 15/16 330
