特許

J-GLOBAL ID：200903007951164852

半導体装置およびその製造方法

発明者： 新居 英明 ,  森本 豊太
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-057972
公開番号（公開出願番号）：特開平7-273321
出願日： 1994年03月29日
公開日（公表日）： 1995年10月20日
要約：

【要約】【構成】シリサイド層を少なくとも高濃度拡散層上に備えた半導体において、シリサイド層と第1層配線下の層間絶縁膜との反応を防止するに十分な保護膜がシリサイド直上に形成されたことを特徴とする半導体装置。【効果】本発明によれば、シリサイドの表面部にシリサイド材料金属の酸化物のないシート抵抗が低い良質のシリサイド膜が、自己整合的に再現性良く形成され、歩留まりが向上する。

請求項（抜粋）：

シリサイド層を少なくとも高濃度拡散層上に備えた半導体において、シリサイド層と第1層配線下の層間絶縁膜との反応を防止するに十分な保護膜がシリサイド直上に形成されたことを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/318 ,  H01L 21/768

FI (2件)：

H01L 29/78 301 S ,  H01L 21/90 D