特許

J-GLOBAL ID：200903007956508088

半導体装置の製造方法

発明者： 保田 広安
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096106
公開番号（公開出願番号）：特開平9-260610
出願日： 1996年03月26日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】キャパシタ誘電体膜の耐圧を向上させて、リーク電流を低下させ、電荷保持機能の優れた信頼性の高いDRAMを提供する。【解決手段】ポリシリコンからなる上部電極8形成後、ヒ素、リン等のイオンを注入量1×1012〜5×1013/cm2 程度のドーズ量で且つ上部電極8からONO膜7を貫通する条件でイオン注入する。【効果】ONO膜7に対し、注入損傷よりも膜質改善の効果の方が大きくなり、良好な膜質のキャパシタ誘電体膜が形成される。

請求項（抜粋）：

半導体基板上に第1の多結晶シリコン膜を形成する工程と、前記第1の多結晶シリコン膜の上に誘電体膜を形成する工程と、前記誘電体膜の上に第2の多結晶シリコン膜を形成する工程と、イオン注入法により前記第2の多結晶シリコン膜及び前記誘電体膜にイオンを貫通させる工程とを具備することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/265 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105

FI (5件)：

H01L 27/10 651 ,  H01L 21/265 H ,  H01L 27/04 C ,  H01L 27/10 441 ,  H01L 27/10 621 C