特許

J-GLOBAL ID：200903007959132500

半導体装置の製造方法

発明者： 深田 晋一 ,  小林 伸好 ,  宮本 正文 ,  横山 夏樹
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-191237
公開番号（公開出願番号）：特開平11-040804
出願日： 1997年07月16日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】ホトレジスト工程数を少なくして、ゲート電極上に、ソース、ドレイン領域上よりも厚い金属シリサイド層が配置されたMOSトランジスタを有する半導体装置を製造する方法を提供すること。【解決手段】ゲート電極の表面領域をシリサイド化してコバルトシリサイド層16を形成し、シリコン基板上の熱酸化膜11を除去してシリコン領域を露出させ、露出したシリコン領域の表面領域のシリサイド化とゲート電極の表面領域の2回目のシリサイド化を同時に行ない、これらの部分にコバルトシリサイド層19、20を形成する半導体装置の製造方法。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜を介して配置された多結晶シリコンからなるゲート電極の表面領域の少なくとも一部をシリサイド化して金属シリサイド層を形成する第1の工程、上記シリコン基板上に配置されていた絶縁膜の所望の部分を除去し、該所望の部分にシリコン領域を露出させる第2の工程及び該露出したシリコン領域の表面領域と上記ゲート電極の表面領域をシリサイド化して金属シリサイド層を形成する第3の工程を有し、上記ゲート電極上の金属シリサイド層がソース及びドレイン領域上の金属シリサイド層よりも厚いMOSトランジスタを形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (4件)：

H01L 29/78 301 P ,  H01L 21/28 301 T ,  H01L 29/78 301 G ,  H01L 29/78 301 S