特許

J-GLOBAL ID：200903007961186480

半導体集積回路装置およびその製造方法

発明者： 古木 拓夫
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-038391
公開番号（公開出願番号）：特開平7-249699
出願日： 1994年03月09日
公開日（公表日）： 1995年09月26日
要約：

【要約】【構成】 選択酸化法により形成するフィールド酸化膜と、複数のトランジスタで共用し、配線としても利用する第1の埋め込み拡散層10と第2の埋め込み拡散層12とを交差するゲ-ト電極線7と、ゲ-ト電極線7のチャネル幅方向の両端にウエル基板4と同じ導伝型で濃度の高い不純物注入領域14とを有する半導体集積回路装置およびその製造方法。【効果】 チャネル領域を形成するチャネル幅方向のゲ-ト電極線の両端にゲ-ト側面酸化工程時に成長するバ-ズビ-クをみこした領域にウエル基板と同じ導伝型で高い濃度の不純物を注入することでチャネルのゲ-ト酸化膜厚のバラツキを低減することで、閾値が安定し信頼性の高いMOSトランジスタを提供する。

請求項（抜粋）：

選択酸化法により形成するフィールド酸化膜と、複数のMOSトランジスタで共用し配線としても利用する第1の埋め込み拡散層と第2の埋め込み拡散層と、アクティブ領域に設けるゲ-ト酸化膜と、第1の埋め込み拡散層と第2の埋め込み拡散層とを交差するゲ-ト電極線と、第1の埋め込み拡散層と第2の埋め込み拡散層との間のアクティブ領域内のチャネル幅方向のゲ-ト電極線両端にウエルと同じ導伝型でウエル濃度以上の不純物注入領域とを有することを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/115

FI (4件)：

H01L 29/78 371 ,  H01L 27/08 102 A ,  H01L 27/08 102 H ,  H01L 27/10 434