特許

J-GLOBAL ID：200903007968334433

半導体装置の製造方法

発明者： 廣瀬 達哉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-170103
公開番号（公開出願番号）：特開平7-029921
出願日： 1993年07月09日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 本発明は、ゲート電極近傍の絶縁膜中に残留した不純物イオンの悪影響を低減し、電界効果トランジスタの信頼性を向上させることができる半導体装置製造技術を提供することを目的とする。【構成】 フッ素を含むガスを用いてドライエッチングして、AlGaAs層上の絶縁膜にゲート電極部の開口を形成する工程と、前記絶縁膜に開口を形成後、前記絶縁膜上にアルミニウム(Al)を含む絶縁膜を形成する工程と、前記Alを含む絶縁膜をフッ素を含まないガスを用いてドライエッチングしてゲート電極部の開口を形成する工程と、ゲート電極とこのゲート電極を挟む1対のオーミック電極とを形成後、前記絶縁膜中のフッ素イオンが移動して前記Alを含む絶縁膜中に取り込まれるのに十分な時間、前記ゲート電極に前記1対のオーミック電極に対して正の電圧を印加するフッ素イオン除去工程とを含む。

請求項（抜粋）：

フッ素を含むガスを用いてドライエッチングして、AlGaAs層上の絶縁膜にゲート電極部の開口を形成する工程と、前記絶縁膜に開口を形成後、前記絶縁膜上にアルミニウム(Al)を含む絶縁膜を形成する工程と、前記Alを含む絶縁膜をフッ素を含まないガスを用いてドライエッチングしてゲート電極部の開口を形成する工程と、ゲート電極とこのゲート電極を挟む1対のオーミック電極とを形成後、前記絶縁膜中のフッ素イオンが移動して前記Alを含む絶縁膜中に取り込まれるのに十分な時間、前記ゲート電極に前記1対のオーミック電極に対して正の電圧を印加するフッ素イオン除去工程とを含む電界効果トランジスタの製造方法。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (2件)：

H01L 29/80 F ,  H01L 29/80 H