特許

J-GLOBAL ID：200903007970914382

半導体集積回路の検証信号発生装置及びこれを備えた半導体集積回路検証装置、並びに半導体集積回路の検証信号発生方法及びこれを有する半導体集積回路検証方法

発明者： 古谷 専一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-292715
公開番号（公開出願番号）：特開2002-100200
出願日： 2000年09月26日
公開日（公表日）： 2002年04月05日
要約：

【要約】【課題】 カラム数が異なるSRAM、DRAM等の記憶装置を備えた半導体集積回路において、これらのカラム数が異なるRAM別に検証信号を生成して、これ等RAMを同時にチェッカー方式により短時間で良好に検証する。【解決手段】 テストパターン生成装置6は、全ビットが値0の「0」信号と値1の「1」信号とを交互に繰り返す基本パターンrawDIを生成する。クロックック分周回路5は、検証対象のRAMのカラム数Cxの2倍にクロック信号を分周し、カラム数4のRAMに対応して8分周信号EN1を、カラム数2のRAMに対応して4分周信号EN2を生成する。排他的論理和回路17、18は、各々、前記8分周信号EN1又は4分周信号EN2を受けると共に、前記基本パターンrawDIを受ける。これらの排他的論理和回路17、18の出力は、各々、カラム数4のRAM、カラム数2のRAMに出力される。

請求項（抜粋）：

カラム数(Cx)が異なる複数個の記憶装置を備えた半導体集積回路の前記各記憶装置を検証するための検証信号発生装置であって、基本パターン(rawDI)を生成するパターン生成手段(6)と、前記基本パターン(rawDI)を受け、前記カラム数(Cx)の異なる記憶装置別に、各カラム数(Cx)毎に上記基本パターン(rawDI)を反転し、この各反転信号を検証信号として対応する前記記憶装置に出力するパターン反転手段(30)とを備えたことを特徴とする半導体集積回路の検証信号発生装置。

IPC (6件)：

G11C 29/00 657 ,  G11C 29/00 ,  G11C 29/00 675 ,  G01R 31/3183 ,  G01R 31/28 ,  G06F 12/16 330

FI (7件)：

G11C 29/00 657 B ,  G11C 29/00 657 C ,  G11C 29/00 675 L ,  G06F 12/16 330 C ,  G01R 31/28 Q ,  G01R 31/28 V ,  G01R 31/28 B

Fターム (17件)：

2G032AA07 ,  2G032AB01 ,  2G032AC03 ,  2G032AE10 ,  2G032AG02 ,  2G032AG04 ,  2G032AG10 ,  2G032AK11 ,  2G032AL00 ,  5B018GA03 ,  5B018JA11 ,  5B018NA01 ,  5B018QA13 ,  5L106AA01 ,  5L106AA02 ,  5L106DD22 ,  5L106DD23