特許
J-GLOBAL ID：200903007975246523
伝搬遅延時間の変化の予測方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-057846
公開番号（公開出願番号）：特開平8-255189
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】CMOS回路の伝搬遅延時間の変化と飽和領域のドレイン電流の変化の関係はドレイン構造やゲートとサイドウォール絶縁膜質によって変わる。その欠点をなくし、正確な予測が得られる等価抵抗の変化による伝搬遅延時間の変化の予測方法を提案する。【構成】式(1)に示すドレイン電流の等価抵抗Reqの変化とCMOS回路の伝搬遅延時間の変化Δtpdの関係を求める方法で、この方法によればトランジスタの構造によらず一定の関係が得られる。
請求項（抜粋）：
時間変化する媒体の流れ(φ)を制御する第1の端子と前記媒体が流入する第2の端子と前記媒体が流出する第3の端子を有する媒体の流れ制御装置の前記媒体の時間変化を予測する伝搬遅延時間の変化の予測方法において、前記第1の端子が所定の固定されたポテンシャルを受け前記第2の端子と前記第3の端子の間にポテンシャル(π)を受けて前記ポテンシャル(π)を変数として前記媒体の流れ(φ)との関数関係を作成するステップと、前記関数関係における前記ポテンシャル(π)を第1の境界と第2の境界とに決定するステップと、前記ポテンシャル(π)を積分変数として前記第1の境界から前記第2の境界まで前記媒体の流れ(φ)の逆数を積分して得られる前記媒体の流れの等価抵抗(ρ)を求めるステップと、前記媒体の流れ制御装置の状態変化に対応して前記等価抵抗の変化(Δρ)を求めるステップとを備えることを特徴とする伝搬遅延時間の変化の予測方法。
IPC (4件)：
G06F 17/50
, G06F 17/00
, H01L 29/78
, H01L 21/336
G06F 15/60 662 G
, G06F 15/20 D
, H01L 29/78 301 Z
