特許
J-GLOBAL ID:200903007978152430
ピエゾ抵抗型半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (4件):
宮崎 昭夫
, 石橋 政幸
, 岩田 慎一
, 緒方 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2004-380491
公開番号(公開出願番号):特開2006-030159
出願日: 2004年12月28日
公開日(公表日): 2006年02月02日
要約:
【課題】 ピエゾ抵抗型半導体装置において、ダイヤフラムの形成領域を増加させることなしに、検出感度の向上及び出力の直線性の向上を図る。【解決手段】 ダイヤフラム3と、ダイヤフラム3の外周に接続してダイヤフラム3を支持しダイヤフラム3よりも相対的に厚く形成された支持枠1と、ダイヤフラム3に垂直な方向の加速度や圧力を印加したことによるダイヤフラム3の変形により歪むことで発生する応力を検出するピエゾ抵抗型応力検出部4a,4bとを備えたピエゾ抵抗型半導体装置10において、ピエゾ抵抗型応力検出部4aに接する位置においてダイヤフラム3の少なくとも一部が除去されて溝9が形成されるようにする。【選択図】 図1
請求項(抜粋):
ダイヤフラムと、前記ダイヤフラムの外周で前記ダイヤフラムを支持し該ダイヤフラムよりも相対的に厚く形成された支持枠と、前記ダイヤフラムに外力が印加したことによる前記ダイヤフラムの変形により歪むことで発生する応力を検出するピエゾ抵抗型応力検出部とを備えたピエゾ抵抗型半導体装置において、
少なくとも1つの前記ピエゾ抵抗型応力検出部において、当該ピエゾ抵抗型応力検出部に接する位置において前記ダイヤフラムの少なくとも一部が除去されていることを特徴とする、ピエゾ抵抗型半導体装置。
IPC (3件):
G01L 9/00
, G01P 15/12
, H01L 29/84
FI (3件):
G01L9/00 303B
, G01P15/12 D
, H01L29/84 B
Fターム (32件):
2F055AA40
, 2F055BB20
, 2F055CC02
, 2F055DD05
, 2F055EE14
, 2F055FF02
, 2F055FF11
, 2F055GG01
, 2F055GG15
, 4M112AA01
, 4M112BA01
, 4M112CA01
, 4M112CA03
, 4M112CA04
, 4M112CA09
, 4M112CA13
, 4M112CA14
, 4M112DA03
, 4M112DA04
, 4M112DA09
, 4M112DA10
, 4M112DA13
, 4M112DA15
, 4M112DA18
, 4M112EA02
, 4M112EA06
, 4M112EA07
, 4M112EA10
, 4M112EA11
, 4M112EA18
, 4M112FA01
, 4M112FA02
引用特許:
前のページに戻る