特許

J-GLOBAL ID：200903007979218524

半導体装置の静電破壊防止回路

発明者： 三室 陽一
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平10-153372
公開番号（公開出願番号）：特開平11-345886
出願日： 1998年06月02日
公開日（公表日）： 1999年12月14日
要約：

【要約】【課題】 NMO S型トランジスタを用いた静電破壊防止回路において、しばしば用いられるV S S側オフトランジスタは、その結線状態からオフリーク電流が半導体装置のスタンバイ電流に大きく影響する。特に低消費電力を志向した半導体装置においては、構成するMO Sトランジスタのしきい値電圧を極力低くするため、静電破壊防止回路でのサブスレッショルドリーク電流が大きくなる。【解決手段】 静電破壊防止回路を構成するNMO S型トランジスタのみ、しきい値電圧を上げるためP型ゲートとする。半導体装置のほとんどを占めるN型ゲートを有するNMO S型トランジスタのしきい値に比べ約1.1V上昇し、かつ工程増にならない。

請求項（抜粋）：

MOS型トランジスタを、外部からの入力あるいは出力信号を伝達する配線に対し並列に接続する構造を有する半導体装置の静電破壊防止回路。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2件)：

H01L 27/08 102 H ,  H01L 29/78 301 K

引用特許：

審査官引用 (2件)

• 特開昭60-132359
  
• 特開昭49-052980