特許
J-GLOBAL ID：200903007982932076
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志村 浩
公報種別：公開公報
出願番号（国際出願番号）：特願平4-229231
公開番号（公開出願番号）：特開平6-061257
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 ゲート電極と、ソース電極およびドレイン電極との間に生じる寄生容量を抑制する。【構成】 ガラス基板1上に、ゲート電極2を形成し、その上に、SiNxからなる絶縁層3、a-Si:Hからなるチャネル層4、n型不純物ドープ層5を形成する。更に、透明電極層6およびネガ型レジスト層7を形成し、ガラス基板1の下面側からバック露光を行い、ゲート電極2の影をレジスト層7に作る。レジスト層7を現像して非露光部7bを除去し、露光部7aをマスクとして透明電極層6をエッチングし、ソース電極およびドレイン電極を形成する。
請求項（抜粋）：
基板上にソース電極、ドレイン電極およびゲート電極が形成された薄膜トランジスタにおいて、前記基板の上面に前記各電極のパターンを投影したときに、前記ソース電極の投影パターンと前記ゲート電極の投影パターンとの間、および前記ドレイン電極の投影パターンと前記ゲート電極の投影パターンとの間に、重なりが生じないように構成したことを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
